SYNTHÈSE DE HAUT NIVEAU (HLS) POUR SYSTEM ON CHIP

PUBLIC VISÉ ET PRÉ-REQUIS

Public :

• Ingénieurs en charge de concevoir, développer ou maintenir des systèmes sur puce fondés sur des FPGA.

Pré-requis :

• Electronique numérique : FPGA et langage de description matériel (VHDL, Verilog, …).
• Microprocesseur : architecture et langage de programmation de bas niveau (langage C).
• Le stage « System on Chip (SoC) : co-conception logicielle et matérielle embarquée sur FPGA » est un excellent point d’entrée de cette formation.
• Informatique : l’algorithmique est un second point d’entrée possible pour cette formation.

PROGRAMME

• Outil de description haut niveau HLS.
  – Flot de conception allant du cahier des charges initial à la configuration de l’application dans une cible FPGA,
  – Concepts et principes généraux régissant l’outil HLS,
  – Mise en œuvre et implantation d’une fonction logique dans un FPGA,
  – Définition des directives pour maîtriser l’implantation de la fonction sur la cible matérielle.
• Synthèse d’un bloc IP matériel spécifique :
  – Règles de conception d’un bloc IP, fondée sur l’outil HLS et en tenant compte des limites et des spécificités de l’implantation dans la cible FPGA,
  – Analyse de l’architecture générée et validation fonctionnelle.
• Synthèse d’un système mixte (microprocesseur et logiciel / blocs logiques matériels) :
  – Etudes des directives qui permettent d’intégrer l’IP sur une plateforme SoC à base de FPGA,
  – Règles de définition des directives permettant de paramétrer le processus complet.
• Etude de cas permettant de mettre en œuvre et de valider l’ensemble des compétences abordées.